Digitális rendszerek tervezése FPGA-val
Alapadatok
Oktatók
mesteroktató
Szoba: IE336
Tel.:
+36 1 463-2066 Email: szanto (*) mit * bme * hu |
Hirdetmények
Bevezetés
A program célja, hogy bemutassa a legelterjedtebb FPGA és CPLD családokat. A résztvevők megismerkednek a Verilog vagy VHDL nyelvvel, az alapvető tervezési megfontolásokkal, megoldásokkal, valamint a verifikáció során nélkülözhetetlen szimulációs lépesekkel.
Fehér Béla, 2012. november 5. 14:50 | Legutóbb frissítve: 2021. június 22. 09:00