Digitális rendszerek tervezése FPGA-val

Oktatók

A munkatárs fényképe
docens
Szoba: IE417
Tel.:
+36 1 463-2686
Email: feher (*) mit * bme * hu
A munkatárs fényképe
mestertanár
Szoba: IE336
Tel.:
+36 1 463-2066
Email: szanto (*) mit * bme * hu

Hirdetmények

Tartalomátvétel

Bevezetés

A program célja, hogy bemutassa a legelterjedtebb FPGA és CPLD családokat. A résztvevők megismerkednek a Verilog vagy VHDL nyelvvel, az alapvető tervezési megfontolásokkal, megoldásokkal, valamint a verifikáció során nélkülözhetetlen szimulációs lépesekkel.