English
Magyar
Szántó Péter
mesteroktató
Elérhetőségek
Iroda:
1117 Budapest, Magyar tudósok krt. 2. I. ép. IE336
Tel.:
+36 1 463-2066
Fax:
+36 1 463-4112
Email:
szanto (*) mit * bme * hu
Személyes honlap:
http://home.mit.bme.hu/~szanto/ Oktatás
Tanszékünkön oktatott tantárgyai:
- Digitális rendszerek tervezése FPGA-val (szak459)
- Digitális technika (vimiaa03)
- FPGA tervezői laboratórium (VIMIMB04)
- Heterogén számítási rendszerek (VIMIMA15)
- Logikai tervezés (vimim286)
- Logikai tervezés (VIMIMA13)
- Mikroprocesszoros rendszerek tervezése FPGA-val (szak461)
- Nagyteljesítményű digitális jelfeldolgozás FPGA-val (szak590)
- Rendszerarchitektúrák (VIMIMA08)
Aktuális témakiírásai:
- Design and verification of a performance accelerator for Cortex-M SoCs (Arm Hungary)
- MVB protokoll stack megvalósítása FPGA techológiával (Knorr-Bremse)
- Spektrum analizátor fejlesztése Xilinx RFSoC FPGA áramkör felhasználásával (Flex)
- APB (Advanced Peripheral Bus) interconnect verifikációja funkcionális és formális verifikációs technikákkal (Veriests)
- Digitális biztonsági modul funkcionális verifikációja UVM (Universal Verification Methodology) felhasználásával (Veriests)
- Memória menedzser kiegészítés UVM (Universal Verification Methodology) memóriához (Veriests)
- ML space exploration (ARM)
- Órajel-reset egység (CRU) tervezése és verifikációja formális metodológia használatával (Veriests)
- Periféria modul verifikációja UVM (Universal Verification Methodology) felhasználásával (Veriests)
- Tetszőlegesen választott digitális áramkör verifikációja Python nyelven (Veriests)
- UVM kompatibilis verifikációs komponens tervezése és megvalósítása SystemVerilog nyelven a PCI express szállítási rétegéhez (Veriests)
- UVM kompatibilis verifikációs komponens tervezése és megvalósítása SystemVerilog nyelven APB protokollhoz (Veriests)
- UVM kompatibilis verifikációs komponens tervezése és megvalósítása SystemVerilog nyelven AXI4-lite protokollhoz (Veriests)
- UVM kompatibilis verifikációs komponens tervezése és megvalósítása SystemVerilog nyelven DDR SDRAM memóriához (Veriests)
- UVM kompatibilis verifikációs komponens tervezése SystemVerilog nyelven a PCI express adatkapcsolati rétegéhez (Veriests)
- Deinterlacing algoritmus megvalósítása CUDA-ban
- FPGA és GPU alapú AI demó rendszer kialakítása
- RISC-V alapú rendszer megvalósítása Logsys Kintex-7 FPGA kártyán
- Több csatornás PCIe DMA megvalósítása Kintex-7 FPGA-ban
- Videó átméretező megvalósítása Vivado HLS-ben
Kutatás
Kutatócsoport:
FPGA laboratórium 
Szakmai előadások:
- HPC algoritmusok gyorsítása (2010. március 3)
Projektek:
- Beágyazott Internet Technológiák (2002 - 2004)