UVM kompatibilis verifikációs komponens tervezése és megvalósítása SystemVerilog nyelven DDR SDRAM memóriához (Veriests)

Tanszéki konzulens: 
A munkatárs fényképe
mesteroktató
Szoba: IE336
Tel.:
+36 1 463-2066
Email: szanto (*) mit * bme * hu
Külső konzulens: 
Sági Péter

A kiírás adatai

A téma státusza: 
Aktív (aktuális, lehet rá jelentkezni)
Kiírás éve: 
2021
A kiírás jellege: 
önálló labor, szakdolgozat/diplomaterv
A szinkron dinamikus véletlen hozzáférésű memória (SDRAM) szabványt széles körben használják a beágyazott rendszerekben, ahol nagy sebességű memória-hozzáférés szükséges alacsonyabb áron. A Double Data Rate (DDR) SDRAM az SDRAM-ok következő generációja, amelyek az órajel fel és lefutó élének használata miatt nagyobb sávszélességgel rendelkezik. A DDR SDRAM-ot széles körben használják olyan számítógépes alkalmazásokban, mint a jelfeldolgozás, a különböző hálózati megoldások, illetve a video- vagy képfeldolgozás.
 
A hallgató feladatai:
  • Megismerkedni a SytemVerilog verifikációs nyelvvel
  • Megismerkedni egy tipikus UVM verifikációs komponens felépítésével
  • Megismerkedni az SDRAM, DDR SDRAM szabványokkal
  • Megtervezni és leimplementálni egy DDR SDRAM memória UVM verifikációs komponenst a következő funkciók figyelembevételével:
    • Képes emulálni egy DDR SDRAM működését
    • Képes egy DDR SDRAM memóriavezérlő szerepét betölteni
    • Alkalmazható aktív és passzív (monitorozás funkció) komponensként
    • Képes tranzakciók generálására és ezeknek az interfészre történő hajtására
    • Képes a buszon történő események monitorozására, összegyűjtésére és ezek továbbítására
    • Tartalmaz egy beépített protokoll ellenőrző komponenst
    • Tartalmaz egy beépített funkcionális coverage gyűjtő (lefedettség mérés) komponenst
  • Elkészíteni egy „User guide” jellegű dokumentációt a projekt lezárásaként
 
A témát a Veriest Hungary Kft. hirdette meg; a feladatok elvégzéséhez a cég biztosítja a szükséges fejlesztőeszközöket.
 
A feladatra egy MSc hallgató jelentkezését várjuk (önálló laboratórium vagy diplomaterv).
 
Kapcsolat: Sági Péter (peters@veriests.com)
https://www.veriests.com/hungary
© 2010-2021 BME MIT | Hibajelentés | Használati útmutató