Network on a Chip UVM verifikációja

Tanszéki konzulens: 
A munkatárs fényképe
tanársegéd
Szoba: IE335

A kiírás adatai

A téma státusza: 
Korábbi (jelenleg nem aktív, de látszik)
Kiírás éve: 
2016
A kiírás jellege: 
szorgalmi feladat, önálló labor, szakdolgozat/diplomaterv

A multicore (sőt, inkább már manycore) processzorok belső felépítésében nagy szerepet játszik az ún. NoC (Network On a Chip) felépítés. Ezt nagy vonalakban úgy lehet elképzelni, hogy a busz összeköttetést átveszi egy pont-pont összeköttetésekből álló hálózat, ahol routerek küldik az információt processzortól processzorig, vagy esetleg valamilyen perifériáig.
Ilyen NoC-t többen megvalósítottak már Verilog nyelven, például a Carnegie-Mellon egyetem CONNECT nevű NoC-je. A feladatod egy adott NoC működésének ellenőrzése, verifikációja a SystemVerilog nyelven írt UVM segítségével.

Szokásos bevezető a témáim előtt: nem könnyű falat. Miért is?

  1. Meg kell ismerkedned az NoC koncepcióval
  2. Meg kell ismerkedned egy választott NoC-vel
  3. Meg kell ismerkedned a SystemVerilog nyelvvel
  4. Meg kell ismerkedned az UVM-mel
  5. És verifikációs környezetet kell írnod vele.

Macerásan hangzik, ugye? Viszont előnye, hogy elég hasznos tudást szerzel meg vele, mert SystemVerilog, UVM tudással rendelkező szakember egyelőre kevés van az országban. Meg a tudásodat FPGA fejlesztés során is felhasználhatod.

Kapcsolódó tantárgyak: 
Logikai tervezés
Kapcsolódó tantárgyak: 
Mikrorendszerek tervezése
© 2010-2019 BME MIT | Hibajelentés | Használati útmutató