Algoritmusok hardveres és szoftveres megvalósításának vizsgálata

Tanszéki konzulens: 
A munkatárs fényképe
tanársegéd
Szoba: IE335
Tel.:
+36 1 463-1265
Email: rtamas (*) mit * bme * hu

A kiírás adatai

A téma státusza: 
Aktív (aktuális, lehet rá jelentkezni)
Kiírás éve: 
2016
A kiírás jellege: 
önálló labor, szakdolgozat/diplomaterv

Az FPGA eszközökre történő fejlesztés hagyományosan valamilyen hardver leíró nyelven történik, amely használata megfelelő ismereteket igényel. A digitális hardvertervezésben nem annyira jártas felhasználók számára további lehetőség a feladat szoftveres megvalósítása az FPGA-ban kialakított processzoros rendszeren, valamint a magasszintű szintézis (HLS, High Level Synthesis) alkalmazása, amely magasszintű (pl. C nyelvű) leírásból generál HDL kódot.

A feladat célja egyszerűbb algoritmusok hardveres, szoftveres és HLS megvalósításának vizsgálata, illetve ezen megvalósítások egymással történő összehasonlítása különböző szempontok alapján (pl. erőforrás felhasználás, tervezési idő, stb.).

Ez a téma elsősorban BSc-s hallgatók számára ajánlott.

 

© 2010-2018 BME MIT | Hibajelentés | Használati útmutató