„TETRIS” FPGA HW tervezői verseny 2015.

A BME Méréstechnika és Információs Rendszerek Tanszék meghirdeti a „TETRIS” FPGA HW tervezői versenyt

Határidő, pályázat beadása

A pályázati dokumentumokat 2015. június 19-ig 14.00-ig kell beküldeni elektronikus formában (a tényleges projekten a bemutatóig lehet dolgozni), a nevezésnél megadott címre. Az előzetes értékelés alapján kiválasztott legjobb 5 pályaművet a nevező csapatok 2015. június 22-én 15.00-16.00 óráig mutathatják be a Méréstechnika Tanszék FPGA laboratóriumában, I. épület IE321-es terem. A PPT diák bemutatására 10-10 perc áll rendelkezésre, ezután a zsűri működés közben ellenőrzi a játékok használati élményét. Eredményhirdetés 17 órakor, a zsűri rövid tanácskozása után. 

Díjazás

A verseny helyezettjeinek a verseny szponzorai a következő díjakat ajánlják fel:

  • A nyertes csapat díja 2 db AVNET MicroZED fejlesztőkártya Xilinx Zynq SoC eszközzel. Szponzor: AVNET Silica Kft.
  • Második helyezett csapat díja 2 db LOGSYS Spartan-6 LX9 fejlesztőkártya. Szponzor: ERICSSON Magyarország Kft. HW Laboratórium 
  • Harmadik helyezett díja 2 db LOGSYS SP3E250 fejlesztőkártya. Szponzor: Schnell László Műszer és Méréstechnika Alapítvány

A díjak átadására a bemutatók után kerül sor.

A korábbi versenyfelhívások itt érhetőek el.

Csatolt fájlok: 
Csatolt fájlok: 
© 2010-2019 BME MIT | Hibajelentés | Használati útmutató