A feladat célja egy programozható (baudrate, adatbitek száma, paritás bitek száma) aszinkron soros adó-vevő (UART) modul megvalósítása FPGA-ban.
A cél, hogy a megvalósított modul minél nagyobb mértékben kompatibilis legyen az elterkedt 16550 chip-pel (https://en.wikipedia.org/wiki/16550_UART), de a specifikáció nincs kőbe vésve.
A megvalósított modul regiszter interfésze az első iterációban egyszerű kétirányú busz, amely bővíthető APB vagy AXI interfésszé.

A feladtra elsősorban BSc hallgatók jelentkezését várjuk.
A feladat konzulense Szántó Péter vagy Raikovich Tamás.