Tanszéki konzulens: 

Szántó Péter mesteroktató Szoba: IE336 Tel.: +36 1 463-2066 Email: szanto (*) mit * bme * hu

Napjaink komplex FPGA-s rendszereiben szinte mindenütt megtalálhatók a nagy sebességű, jelentős tároló kapacitással bíró DDR memóriák, különösen ott, ahol a beszállítók SoC alapú komponenseit használják fel különböző, FPGA logikát igénylő feladatok megoldására. Ezekhez a memóriákhoz az FPGA beszállítók biztosítanak logikában megvalósítható soft-core vezérlő IP-ket, melyek olyan szolgáltatásokat nyújtanak, amik biztosítják a memória használatát. Időről időre előfordul az FPGA logikára történő projektek fejlesztése során, hogy a memória illesztés nem tökéletes, bizonyos paramétereken változtatni kell. Ilyenkor nagy segítséget tud nyújtani, ha különböző, fordítási időben eldöntendő paramétereket dinamikusan is változtatni lehet. Erre a gyártói interfész többnyire már nem képes, vagy a megvalósításhoz kiegészítő logika fejlesztése szükséges.

• Vizsgálja meg, hogy az AMD (Xilinx) memória vezérlő IP-je által nyújtott debug port segítségével milyen jellegű memória hibák deríthetők fel, valamint készítsen kiegészítő logikát, mellyel a port kezelhetővé válik a processzoros rendszeren futó Linux OS számára.
• Készítsen FPGA logikában megvalósított, paraméterezhető memória tesztelő modult, mely képes a teljes memória területet írni és olvasni az elérhető legnagyobb sebességen. Felhasználhatja az AMD(Xilinx) által nyújtott AXI4 Traffic Generator IP-t.
• Tesztekkel ellenőrizze a memória vezérlő ECC hibajavító/jelző moduljának a helyes működését.
• Kiegészítő feladat: Az AMD(Xilinx) által nyújtott fizikai memória illesztő moduljához készítsen vezérlő áramkört, mely szélesebb körű debug funkciók ellátására képes. A konkrét megvalósítandó funkciók a feladat megkezdése előtt, a hallgatóval és belső konzulensével egyetértésben kerülnek majd meghatározásra.

A témát végző hallgató A Flex magyarorzság által ösztöndíjban részesül.