A program célja, hogy bemutassa a legelterjedtebb FPGA és CPLD családokat. A résztvevők megismerkednek a Verilog vagy VHDL nyelvvel, az alapvető tervezési megfontolásokkal, megoldásokkal, valamint a verifikáció során nélkülözhetetlen szimulációs lépesekkel.