

BUDAPESTI MŰSZAKI ÉS GAZDASÁGTUDOMÁNYI EGYETEM VILLAMOSMÉRNÖKI ÉS INFORMATIKAI KAR MÉRÉSTECHNIKA ÉS INFORMÁCIÓS RENDSZEREK TANSZÉK

Rendszerarchitektúrák labor Xilinx EDK

Raikovich Tamás

BME MIT





Labor tematika (Xilinx EDK)

- 1. labor:
 - A Xilinx EDK fejlesztői környezet ismertetése
- 2. labor:
 - Egyszerű processzoros rendszer összeállítása
 - Egyszerű szoftver alkalmazások készítése
- 3. labor:
 - Saját periféria illesztése
 - Megszakításkezelés
 - Egyidejű HW/SW fejlesztés (debugger, ChipScope)



Témakörök

- Beágyazott rendszerek
- MicroBlaze processzor
- EDK alapok
- Gyári és saját IP-k hozzáadása
- Szoftverfejlesztés
- HW és SW együttes fejlesztése

BME-MIT

Mi is az Embedded Development Kit (EDK)?

- Az EDK a Xilinx fejlesztői környezete az FPGA alapú beágyazott rendszerekhez
- Tartalmaz minden eszközt, dokumentációt és IP-t, amely szükséges a PowerPC és a MicroBlaze processzort használó rendszerek létrehozásához
- Lehetővé teszi a beágyazott rendszerek hardver és szoftver komponenseinek integrálását

A fejlesztési folyamat áttekintése:



Beágyazott hardver fejlesztés:

- A Base System Builder Wizard segítségével gyorsan létrehozható a hardver rendszer egy adott eszközre
- A hardver rendszer kibővítése

- Gyári perifériák hozzáadása az IP katalógusból
- Saját periféria: Create/Import Pheripherals Wizard
- ChipScope beillesztése: Debug Configuration Wizard
- HDL huzalozási lista generálása: PlatGen
- HDL szimuláció valamilyen szimulátor használatával
 - Szimulációs modellek generálása: SimGen

Beágyazott szoftver fejlesztés:

- Eszközmeghajtók és könyvtárak generálása: LibGen
- Szoftverfejlesztés: Xilinx Platform Studio (XPS) vagy Software Development Kit (SDK)
 - Program lefordítása: GNU C/C++ fordító (gcc)
 - Kapcsolódás a célrendszerhez:
 Xilinx Microprocessor Debug (XMD)
 - Debugger: GNU debugger (gdb)



Hardver és szoftver integrálás:

- A bitfolyam létrehozása és az FPGA konfigurálása
 - A *BitInit* frissíti a belső Blokk-RAM-ok tartalmát a futtatható kóddal
- Külső FLASH memória konfigurálása
 - Írás külső FLASH memóriába: Flash Writer
 - Compact FLASH konfigurációs fájl létrehozása:
 System ACE File generator (GenACE)



- Szoftver könyvtárak
 - IwIP Library: hálózati könyvtár
 - LibXil MFS: memória fájlrendszer
 - LibXil FATfs: FAT fájlrendszer
 - LibXil Flash: FLASH memória támogatás
 - Standard C könyvtárak (libc, libm)
- Operációs rendszer Board Support Package-k (BSP)
 - Önálló operációs rendszer (Standalone OS)
 - Xilinx MicroKernel (XMK)
 - Linux: nem része az EDK-nak, külön kell telepíteni



Projekt menedzsment

- Microprocessor Hardware Specification (MHS) fájl létrehozása
- Microprocessor Software Specification (MSS) fájl létrehozása
- Xilinx Microprocessor Project (XMP) fájl
- Platform menedzsment

- A fejlesztési folyamat eszközeinek beállítása
- Szoftver platform beállítások
- A fejlesztési folyamat eszközeinek meghívása
- Hibakeresés és szimuláció
- Szoftver alkalmazás menedzsment



Projekt létrehozása/megnyitása:

- Új projekt létrehozása
 - − File → New Project vagy a gomb a toolbar-on
 - Base System Builder Wizard
 - Blank XPS Project (üres projekt)
- Meglévő projekt megnyitása
 - − File → Open Project vagy a gomb a toolbar-on
 - Az XMP fájl kiválasztása
 - File → New Project vagy a gomb a toolbar-on
 - Open a Recent Project, majd az XMP fájl kiválasztása
- A projekt információk az XMP fájlba mentődnek el

A Base System Builder Wizard segítségével gyorsan létre lehet hozni egy működőképes rendszert egy adott FPGA kártyára:

- 1. A cél FPGA kártya kiválasztása
- 2. A processzoros rendszer kiválasztása
- 3. A processzor(ok) konfigurálása
- 4. A perifériák kiválasztása és konfigurálása
- 5. A cache konfigurálása
- 6. A szoftver alkalmazások konfigurálása
- 7. A rendszer létrehozása



1. A cél FPGA kártya kiválasztása

- Gyári
- Egyedi

BME-MIT

🗢 Base System B	Builder						? 🗙				
Welcome	Board	System	Processor	Peripheral	Cache	Application	Summary				
Board Selection Select a target development board. Board • I would like to create a system for the following development board											
Board Vendor	LOGSYS						*				
Board Name	LOGSYS Spartan-3E FPGA Board										
Board Revision 1.1											
O I would like to cr	I would like to create a system for a custom board										

2. A processzoros rendszer kiválasztása

- Egy processzor
- Két processzor



3. A processzor(ok) konfigurálása

- Processzor típusa: MicroBlaze, PowerPC
- Referencia órajel és rendszer órajel frekvencia
- Az LMB buszra csatlakozó Blokk-RAM mérete
- FPU engedélyezése

🔶 Base System Builder							? 🗙		
Welcome	Board	System	Processor	Peripheral	Cache	Application	Summary		
Processor Configuration									
Configure the processor(s).									
Reference Clock Frequency	16.00						MHz		
Processor 1 Configuration									
Processor Type	MicroBlaze						~		
System Clock Frequency	50.00						MHz		
Local Memory	8 KB						~		
Debug Interface	On-Chip HW De	bug Module					~		
Enable Floating Point Unit									

4. A perifériák kiválasztása és konfigurálása

Welcome	Board	Suctor	Processor	Derinheral	Cache	Application	Summers
(buaru	System	Frocessor	renpheral	Caulle	Application	Summary
Peripheral Configura	tion						
To add a peripheral, dra	g it from the "A	vailable Peripheral	s" to the process	or peripheral list. To change	a core paramete	r, click on the periphe	ral.
Available Peripherals		. I				_	
Peripheral Names	4	A rendsze	rhez F	rocessor 1 (MicroBlaze) Per	pherals		Select All
IO Devices		hozzáad	ott	Core		Parameter	
Switches_Butt	ons	porifóri	ák	R5232			
xps bram if c	is Intir	pernen		Baud Rate		9600	×
xps_sysmon_a	adc "			Data Bits Davitu		8 None	~
xps_timebase_	_wac			Use Interrupt			
				SRAM			
L /				dimb_cntir			
ndszerhez				Core: lmb_bram_if_cntl ilmb_cntlr	·	A kiva	álasztot
adható I/O				Core: lmb_bram_if_cntl	,	norifóriá	hoz tar
o perifériák			Add >			beal	litások

5. A cache konfigurálása

- Utasítás cache
 - Méret \rightarrow LUT/BRAM
 - Gyorsítótárazott mem.
- Adat cache méret
 - Méret → LUT/BRAM
 - Gyorsítótárazott mem.

6. A szoftver alkalmazások konfigurálása

Standard I/O

- Boot memória:
 - Blokk-RAM
 - FLASH memória
- Teszt alkalmazások
 - Utasítás memória
 - Adat memória
 - Megszakítás vektorok

🗢 Ba	ise System Builde	r						? 🔀
	Welcome	Board	System	Processor	Peripheral	Cache	Application	Summary
Cach	e Configuration							
Select	cache size and cache	memory for	processor(s).					
Pro In I Ir Ir	Accessor 1 (MicroBlaze) MicroBlaze, caches are Instruction Cache Instruction Cache Size Instruction Cache Memore SRAM	Cache e optional and 64 B Dry	configurable. Cache	es are implemente	d using FPGA LUTs Data Cache Data Cache Size Data Cache Memu SRAM	for small caches or Bl 64 B ory	ock RAMs for large size	ed caches.

🗟 Base System Builder						2
Welcome Board	Suctom	Processor	Peripheral	Cache	Application	Summary
welcome board	System	Processor	Peripheral	Caulie	Application	Summary
Application Configuration						
Configure the example applications.						
Example Applications						
Application	Option Value					
E Test microblaze_0						
Standard IO	R5232		*			
Boot Memory	ilmb_cntlr		~			
- Memory Test	TestApp_Memo	ory_microblaze_0				
- Instructions	ilmb_cntlr		*			
Data	dimb_cntir		*			
🖃 Peripheral Test	TestApp_Perip	neral_microblaze_0)			
- Instructions	SRAM		*			
Data	SRAM		~			
Interrupt Vector	ilmb_cntlr		~			

7. A rendszer létrehozása

BM

	Welcome									
	(The come	Board	System	Processor	Peripheral	Cache	Application	Summary		
	Summary Below is the summary of	the system you are	e creating.							
	System Summary									
	Core Name	Instance Name	Base Addres:	s High Addres	s					
	xps_uartlite	microbiaze_U R5232	0×84000000	0x8400FFFF						
rendszerhez	xps_mch_emc lmb_bram_if_emt lmb_bram_if_cnt	SRAM lr dlmb_cntlr lr ilmb_cntlr	0×84020000 0×00000000 0×00000000	0x8403FFFF 0x00001FFF 0x00001FFF		_				
hozzáadott							A létre	ehozott f	fájlok	
erifériák és a 🛛								listája		
címkiosztás									_	
	E:\Logsys\exam E:\Logsys\exam E:\Logsys\exam E:\Logsys\exam E:\Logsys\exam E:\Logsys\exam E:\Logsys\exam E:\Logsys\exam E:\Logsys\exam E:\Logsys\exam E:\Logsys\exam E:\Logsys\exam E:\Logsys\exam	ale_designs{abcd}s; ale_designs{abcd}s; ale_designs{abcd}s; ale_designs{abcd}s; ale_designs{abcd}s; ale_designs{abcd}s; ale_designs{abcd}s; ale_designs{abcd}s; microblaze_0 ale_designs{abcd}s; ale_designs{a	vstem.xmp vstem.mbs vstem.mss ata\system.ucf ict\fast_runtime.op tc\download.cmd estApp_Memory_r estApp_Memory_r estApp_Peripheral estApp_Peripheral estApp_Peripheral	ot nicroblaze_0\src\Tes _microblaze_0\src\Tes _microblaze_0\src\T _microblaze_0\src\T _microblaze_0\src\T _microblaze_0\src\T	tApp_Memory.c tApp_Memory_Lini estApp_Peripheral uartitite_selftest_e artitite_header.h estApp_Peripheral	Scr.Id .c xample.c _LinkScr.k	A í seg	beállítás gy ezek k ítségéve	ok elme később a l módos	ntése, BSB íthatól
	Save Base System Bu	ilder (.bsb) Settings	; File					2/1		
	E:\Logsys\example_de	signs\abcd\system.	bsb		_					
	More Info					< <u>B</u> ack	Einish	Cancel		

A létrejött rendszer: busz interfészek

- System Assembly nézet → Bus Interfaces fül
- Itt módosíthatók a busz interfész összeköttetések



A létrejött rendszer: portok

- System Assembly nézet → Ports fül
- Port összeköttetések módosítása, portok hozzáadása és törlése



A létrejött rendszer: címek

- System Assembly nézet → Addresses fül
- Címtartomány hozzárendelése a perifériákhoz
- A címek újragenerálása: Generate Addresses gomb

Bus Interfaces Ports	Addresses					🚮 Gener	ate Addresses			
Instance	Base Name	Base Address	High Address	Size		Bus Interface(s)	Bus Name			
💼 microblaze_0's Address M	🖮 microblaze_0's Address Map									
dimb_cntir	C_BASEADDR	0x00000000	0x00001FFF	8K	~	SLMB	dlmb			
ilmb_cntlr	C_BASEADDR	0x00000000	0x00001FFF	8K	~	SLMB	ilmb			
Switches_Buttons	Switches_Buttons C_BASEADDR		0x8140FFFF	64K	~	SPLB	mb_plb			
EDs_Displays	LEDs_Displays C_BASEADDR		0x8142FFFF	64K	~	SPLB	mb_plb			
xps_intc_0	C_BASEADDR	0x81800000	0x8180FFFF	64K	~	SPLB	mb_plb			
xps_timer_0	C_BASEADDR	0x83C00000	0x83C0FFFF	64K	~	SPLB	mb_plb			
R5232	C_BASEADDR	0x84000000	0x8400FFFF	64K	~	SPLB	mb_plb			
SRAM	SRAM C_MEM0_BASEADDR		0x8403FFFF	128K	~	SPLB	mb_plb			
🦾 mdm_0	C_BASEADDR	0x84400000	0x8440FFFF	64K	~	SPLB	mb_plb			

XPS projekt struktúra



FPGA labor

Projekt fájlok és beállítások

- Bal oldalon a Project fül
- Project Files
 - A rendszert leíró fájlok
 - Beállításokat tároló fájlok
- Project Options
 - A projekt beállításainak módosítása
- Design Summary

BME-MI'

- Összegzés a rendszerről
- Az egyes fázisokhoz tartozó jelentések és üzenetek megtekintése



Microprocessor Hardware Specification (MHS) fájl:

- A hardver terv struktúráját írja le
 - Külső portok
 - Rendszert felépítő modulok
 - Modul paraméterek
 - Modul busz interfészek és ezek kapcsolódása
 - Modul portok és ezek kapcsolódása
- Nem kell manuálisan módosítani, az XPS frissíti, ha a hardver tervben változások történtek



Microprocessor Hardware Specification (MHS) fájl:



Microprocessor Software Specification (MHS) fájl:

- A szoftver platform beállításokat tartalmazza
 - Processzor

- Operációs rendszer és szoftver könyvtárak
- A perifériákhoz tartozó eszközmeghajtók
- Módosítás az XPS GUI-ból:

```
PARAMETER VERSION = 2.2.0
                                             BEGIN DRIVER
                                              PARAMETER DRIVER NAME = uartlite
BEGIN OS
                                              PARAMETER DRIVER_VER = 1.14.a
PARAMETER OS NAME = standalone
                                              PARAMETER HW INSTANCE = RS232
PARAMETER OS_VER = 2.00.a
                                             END
PARAMETER PROC_INSTANCE = microblaze 0
PARAMETER STDIN = RS232
                                             BEGIN DRIVER
PARAMETER STDOUT = RS232
                                              PARAMETER DRIVER NAME = emc
END
                                              PARAMETER DRIVER_VER = 2.00.a
                                              PARAMETER HW INSTANCE = SRAM
BEGIN PROCESSOR
                                             END
PARAMETER DRIVER_NAME = cpu
PARAMETER DRIVER_VER = 1.12.a
                                             BEGIN DRIVER
 PARAMETER HW_INSTANCE = microblaze_0
                                              PARAMETER DRIVER_NAME = gpio
PARAMETER COMPILER = mb-gcc
                                              PARAMETER DRIVER VER = 2.13.a
PARAMETER ARCHIVER = mb-ar
                                              PARAMETER HW INSTANCE = LEDs Displays
END
                                             END
```

User Constraints File (UCF):

- A felhasználó által előírt megkötéseket tartalmazza
 - Külső portok hozzárendelése az FPGA I/O lábaihoz
 - Időzítési adatok, előírások
 - Elhelyezési megkötések, előírások
 - Stb.
- A Base System Builder Wizard automatikusan generálja nem egyedi FPGA kártya esetén
- Manuálisan kell módosítani
 - Egyedi FPGA kártya vagy üres projekt esetén
 - Ha manuálisan adtunk hozzá IP-t a rendszerhez
- Itt csak a portoknak az FPGA lábakhoz való hozzárendelését tárgyaljuk (további részletek a Xilinx dokumentációban)

User Constraints File (UCF):

- A külső portok hozzárendelése az FPGA I/O lábaihoz
 - Egybites port esetén
 NET [port_név] LOC=[fpga_láb];
 - Vektor esetén minden bithez
 NET [port_név<bit_index>] LOC=[fpga_láb];

• Az I/O lábakhoz kapcsolódó egyéb megkötések

- Felhúzó ellenállás
 NET [port_név[<bit_index>]] PULLUP;
- Lehúzó ellenállás
 NET [port_név[<bit_index>]] PULLDOWN;
- I/O szabvány (pl. LVCMOS33, LVTTL33, stb.)
 NET [port_név[<bit_index>]] IOSTANDARD=[io_standard];
- Meghajtás erőssége [mA] (I/O szabvány függő)
 NET [port_név[<bit_index>]] DRIVE=[mA_érték];
- Jelváltozási sebesség (SLOW, FAST)
 NET [port_név[<bit_index>]] SLEW=SLOW/FAST;

User Constraints File (UCF):

- Azonos porthoz tartozó megkötések összevonása: | karakter NET [port_név] LOC=[fpga_láb] | PULLUP;
- Kommentek: # karakter
- UCF fájl példa:

```
#**********
                            #* VGA interfész.
#**************
                                 NET vga red<0>
              LOC = P134
                                               DRIVE = 16
                          IOSTANDARD = LVCMOS33
                                                          SLEW = FAST:
                          IOSTANDARD = LVCMOS33
NET vga red<1>
              LOC = P7
                                               \mathbf{DRIVE} = 16
                                                          SLEW = FAST;
NET vga green<0> LOC = P135 | IOSTANDARD = LVCMOS33 |
                                               DRIVE = 16 |
                                                          SLEW = FAST;
NET vga green<1> LOC = P5
                          IOSTANDARD = LVCMOS33
                                               DRIVE = 16
                                                          SLEW = FAST;
NET vga blue<0> LOC = P139
                          IOSTANDARD = LVCMOS33
                                               \mathbf{DRIVE} = 16
                                                          SLEW = FAST;
NET vga_blue<1> LOC = P4
                          IOSTANDARD = LVCMOS33
                                              DRIVE = 16
                                                          SLEW = FAST;
NET vga_hsync
              LOC = P140
                          IOSTANDARD = LVCMOS33
                                               DRIVE = 16
                                                          SLEW = FAST;
NET vga vsync
             LOC = P3
                          IOSTANDARD = LVCMOS33
                                               DRIVE = 16
                                                          SLEW = FAST;
#**************
                                ******
#* USRT interfész.
#*****************
                                           *********************************
NET usrt clk LOC = P129
                      IOSTANDARD = LVCMOS33
                                           PULLDOWN:
NET usrt rxd LOC = P120
                      IOSTANDARD = LVCMOS33
                                           PULLUP;
NET usrt txd LOC = P143 | IOSTANDARD = LVCMOS33;
```

iMPACT Command File (etc/download.cmd):

- Az FPGA konfigurálásához szükséges parancsokat tartalmazza
- Ha több eszköz is van a JTAG láncban, akkor meg kell adni, hogy hányadik eszköz a konfigurálandó FPGA
 p paraméter: 1 → 1. eszköz, 2 → 2. eszköz, stb.

```
setMode -bscan
setCable -p auto
identify
assignfile -p 1 -file implementation/download.bit
program -p 1
quit
```

BME-MIT

BitGen Options File (etc/bitgen.ut):

- A konfigurációs fájl generálásánál felhasznált beállítások
- Ha a BIT fájlt konfigurációs memóriába programozzuk
 - Indító órajel: JTAGCLK helyett CCLK
 - Egyébként nem fog elindulni az FPGA



Projekt beállítások:

- FPGA eszköz kiválasztása
- A projekt IP-k elérési útvonala
- Az időzítési eltérések hibaként kezelése
- Generált HDL fájlok nyelve
 - VHDL vagy Verilog
- Szimulációs tesztkörnyezet létrehozása
- A generált szimulációs modell
 - Viselkedési
 - Strukturális
 - Időzítési

P	roject Options
_	
	Device and Repository Search Path Hierarchy and Flow HDL and Simulation
	Target Device
	Architecture Device Size Package Speed Grade
	spartan3e 🔽 xc3s250e 🔽 tq144 🔽 -4 💟
	Advanced Options (Optional) <u>P</u> roject Peripheral Repository Search Path
	Advanced Options (Optional)
	Bro <u>w</u> se
	Custom Makefile (instead of XPS generated Makefile)
	Browse
	OK Cancel Help



Az elkészült rendszer kipróbálása:

- A Base System Builder Wizard által generált memória teszt alkalmazást célszerű használni (TestApp_Memory_microblaze_0)
- A huzalozási lista (netlist) létrehozása
 - Hardware -> Generate Netlist vagy a Be gomb a toolbar-on -
 - HDL fájlok generálása (PlatGen) ____
 - Szintézis

- Az FPGA konfigurációs fájl létrehozása
 - − Hardware → Generate Bitstream vagy a B gomb a toolbar-on
 - Translate, Map, Place & Route
 - Konfigurációs bitfolyam generálás
- A memória teszt alkalmazás lefordítása
 - − Applications fül → TestApp_Memory
 - Jobb kattintás, majd **Build Project**

— 🌺 Default: n	- 🎆 Default: microblaze_0_xmdstub							
😑 📢 Project;	-	LA	_ze_0					
🛨 Processor		Set Compiler Options						
Executab	¥	Mark to Initialize BRAMs	p_edk2\Test					
📄 Compiler (Build Project	advan adkā					
- Mode		Clean Project	is (xup_eukz					
Sources		Delete Project						
E:\Lo Headers		Make Project Inactive	TestApp_Mei					
🚊 🌇 Project:		Generate Linker Script	aze_0					
Processor: microblaze_U Executable: E:\Logsys\example_designs\xup_edk2\Test								

Az elkészült rendszer kipróbálása:

- A memória teszt alkalmazás lefordítása
 - Első alkalommal lefordulnak a meghajtók és a könyvtárak is
 - Létrejön az ELF fájl
- A Blokk-RAM inicializálása az alkalmazással
 - Mark to Initialize BRAMs opció legyen bejelölve
 - − Device Configuration → Uptate Bitstream vagy a IIII gomb
 - Létrejön a download.bit fájl
- Csatlakoztassuk az FPGA kártyát a soros porton keresztül a PC-hez
- Indítsuk el egy terminál alkalmazást (pl. HyperTerminal)
 - 115200 bit/s, 8 adatbit, nincs paritás
 - 1 stop bit, nincs átvitelvezérlés
- Az FPGA konfigurálása

- − Device Configuration → Download Bitstream
- Vagy a 🗱 gomb a toolbar-on



Az elkészült rendszer kipróbálása:

 A memória teszt futása során a terminál ablakban megjelenő üzenet

-- Entering main() --Starting MemoryTest for DDR_SDRAM: Running 32-bit test...PASSED! Running 16-bit test...PASSED! Running 8-bit test...PASSED! -- Exiting main() --

BME-MI