

ARM Cortex magú mikrovezérlők

7. DMA (Direct Memory Access)

Scherer Balázs



Méréstechnika és
Információs Rendszerek
Tanszék


DMA áttekintés I.

Perifériák és memória blokkok processzor beavatkozása nélkül hozzáférnek a rendszerbuszhoz.

- Periféria – Periféria
- Memória – Periféria
- Memória – Memória

- A DMA alkalmazása csökkentheti a processzor által kiszolgálandó megszakítások számát, továbbá magát a hardware-t is picit egyszerűsítheti, mert nem kell minden perifériához önálló FIFO-t rendelni.

DMA áttekintés II.



DMA átvitel jelzés: Hardware flag vagy interrupt

DMA áttekintés III.


- Minden DMA ciklus tipikusan legalább két busz ciklust igényel
 - periféria olvasást
 - memória írást
- A DMA vezérlő semmilyen feldolgozást nem végez az adatokon.

DMA vezérlő programozása


- Szoftverből programozhatóak fel.
 - Átvitel forrás báziscíme
 - Cél báziscíme
 - Átviendő blokk hosszának beállítása
 - Ciklus végéhez tartozó megszakítás jelzés
 - Burst-ös, vagy egyciklusú hozzáférés
 - Burst: hatékonyabb de lassabb reakció külső eseményekre
 - A legtöbb DMA kontroller megvalósítás képes arra, hogy a cél és vagy a forrás címeket automatikusan inkrementálja.

DMA az STM32F2, STM32F4 generációnál


- 2 DMA vezérlő dedikált hozzáférésekkel is, más master-ek is tudnak DMA-zni



A DMA vezérlők belső felépítése



A DMA vezérlők belső felépítése



Csatornák szintén eszköz specifikusak


- Vigyázni, hogy ki kivel tud szóbaállni

Table 2. DMA1 request mapping

Peripheral requests	Stream 0	Stream 1	Stream 2	Stream 3	Stream 4	Stream 5	Stream 6	Stream 7
Channel 0	SPI3_RX	-	SPI3_RX	SPI2_RX	SPI2_TX	SPI3_TX	-	SPI3_TX
Channel 1	I2C1_RX	-	TIM7_UP		TIM7_UP	I2C1_RX	I2C1_TX	I2C1_TX
Channel 2	TIM4_CH1	-	I2S3_EXT_RX	TIM4_CH2	I2S2_EXT_TX	I2S3_EXT_TX	TIM4_UP	TIM4_CH3
Channel 3	I2S3_EXT_RX	TIM2_UP TIM2_CH3	I2C3_RX	I2S2_EXT_RX	I2C3_TX	TIM2_CH1	TIM2_CH2 TIM2_CH4	TIM2_UP TIM2_CH4
Channel 4	UART5_RX	USART3_RX	UART4_RX	USART3_TX	UART4_TX	USART2_RX	USART2_TX	UART5_TX
Channel 5	UART8_TX ⁽¹⁾	UART7_TX ⁽¹⁾	TIM3_CH4 TIM3_UP	UART7_RX ⁽¹⁾	TIM3_CH1 TIM3_TRIG	TIM3_CH2	UART8_RX ⁽¹⁾	TIM3_CH3
Channel 6	TIM5_CH3 TIM5_UP	TIM5_CH4 TIM5_TRIG	TIM5_CH1	TIM5_CH4 TIM5_TRIG	TIM5_CH2	-	TIM5_UP	-
Channel 7	-	TIM6_UP	I2C2_RX	I2C2_RX	USART3_TX	DAC1	DAC2	I2C2_TX

DMA tulajdonságok

■ Cím inkrementálás




■ Adathosszúság kezelés

- Byte (8 bit)
- Half-Word (16bit)
- Word (32 bit)


Dupla bufferelés

- Tipikus online feldolgozási feladatra optimalizálva




DMA FIFO

- 4 db 32 bites FIFO
 - Treshold konfigurálható $\frac{1}{4}$, $\frac{1}{2}$, $\frac{3}{4}$ szintre
 - Packing – Unpacking lehetőség
 - Burst-ös átvitel lehetőség




DMA burst

- 4 db 32 bites FIFO méretéig konfigurálható max.
 - 16 byte, 8 half-word, 4 word max.




DMA átviteli állapotok

- Periféria – Memória út: 2 buszhozzáférés




DMA átviteli állapotok

- Memória – Periféria út: 2 buszhozzáférés




DMA kérések arbitrációja

- Periféria – Memória út: 2 buszhozzáférés
 - Request 1 a magasabb prioritású




Buszmátrix hozzáférés

- Ütközés esetén round-robin hozzáférés
 - SRAM hozzáférési minta




Buszmátrix ütközések ideje

- Mindig az adott ágon várakozók számától függ
 - A CPU több ciklusig is foglalhatja a buszt
 - Interrupt: 8 AHB ciklus
 - Multiple Store, Load akár 14 AHB ciklus is




Dual portos AHB-APB bridgek

- Az APB port-hoz csak egyszerre csak egy Master férhet hozzá



Mi értelme van a Dual port APB bridge-nek?

- 2010: Az STM32F2xx belső architektúrája



DMA időzítések

- Hozzáférési idő

$$T_S = T_{SP} \text{ (peripheral access/transfer time)} + T_{SM} \text{ (memory access/transfer time)}$$

- Periféria hozzáférés részletesebben

$$T_{SP} = t_{PA} + t_{PAC} + t_{BMA} + t_{EDT} + t_{BS}$$

Description	Through bus matrix		DMA's direct paths
	To AHB peripherals	To APB peripherals	
t_{PA} : DMA peripheral port arbitration	1 AHB cycle	1 AHB cycle	1 AHB cycle
t_{PAC} : peripheral address computation	1 AHB cycle	1 AHB cycle	1 AHB cycle
t_{BMA} : bus matrix arbitration (when no concurrency) ⁽¹⁾	1 AHB cycle	1 AHB cycle	N/A
t_{EDT} : effective data transfer	1 AHB cycle ⁽²⁾ ⁽³⁾	2 APB cycles	2 APB cycle
t_{BS} : bus synchronization	N/A	1 AHB cycle	1 AHB cycle

DMA időzítések

- Hozzáférési idő

$$T_S = T_{SP} \text{ (peripheral access/transfer time)} + T_{SM} \text{ (memory access/transfer time)}$$

- Memória hozzáférés részletebben

$$T_{SM} = t_{MA} + t_{MAC} + t_{BMA} + t_{SRAM}$$

Description	Latency
t_{MA} : DMA memory port arbitration	1 AHB cycle
t_{MAC} : memory address computation	1 AHB cycle
t_{BMA} : bus matrix arbitration (when no concurrency) ⁽¹⁾	1 AHB cycle ⁽²⁾
t_{SRAM} : SRAM read or write access	1 AHB cycle

DMA időzítések példa

- ADC – SRAM átvitel
 - Periféria port késleltetés

AHB/APB2 frequency	$F_{\text{AHB}} = 72 \text{ MHz}$ / $F_{\text{APB2}} = 72 \text{ MHz}$ AHB/APB ratio = 1	$F_{\text{AHB}} = 144 \text{ MHz}$ / $F_{\text{APB2}} = 72 \text{ MHz}$ AHB/APB ratio = 2
Transfer time		
t_{PA} : DMA peripheral port arbitration	1 AHB cycle	1 AHB cycle
t_{PAC} : peripheral address computation	1 AHB cycle	1 AHB cycle
t_{BMA} : bus matrix arbitration	N/A ⁽¹⁾	N/A ⁽¹⁾
t_{EDT} : effective data transfer	2 AHB cycles	4 AHB cycles
t_{BS} : bus synchronization	1 AHB cycle	1 AHB cycle
T_{SP} : total DMA transfer time for peripheral port	5 AHB cycles	7 AHB cycles

- Memória port késleltetés

CPU/APB2 frequency	$F_{\text{AHB}} = 72 \text{ MHz}$ / $F_{\text{APB2}} = 72 \text{ MHz}$ AHB/APB ratio = 1	$F_{\text{AHB}} = 144 \text{ MHz}$ / $F_{\text{APB2}} = 72 \text{ MHz}$ AHB/APB ratio = 2
Transfer time		
t_{MA} : DMA memory port arbitration	1 AHB cycle	1 AHB cycle
t_{MAC} : memory address computation	1 AHB cycle	1 AHB cycle
t_{BMA} : bus matrix arbitration	1 AHB cycle ⁽¹⁾	1 AHB cycle ⁽¹⁾
t_{SRAM} : SRAM write access	1 AHB cycle	1 AHB cycle
T_{SM} : total DMA transfer time for memory port	4 AHB cycles	4 AHB cycles

DMA programozás:

UART DMA

Megvalósítás

- USART1 már fel van programozva
- USART1 átkonfigurálása, hogy DMA-t használjon
- DMA, DMA stream, DMA csatorna meghatározása
- DMA órajel engedélyezés
- DMA átviteli paraméterek megadása
- DMA parancs kiadása

USART1 átkonfigurálása, hogy DMA-t használjon

- USART1-nek jeleznie kell a DMA felé, hogy üres az adat regisztere és tud újabb adatot küldeni.
- Firmware library (USART module):
 - `LL_USART_EnableDMAReq_TX(USART1);`

A DMA azonosítása, órajel engedélyezés

- A DMA2-re van szükségünk (AHB1 busz), Channel 4, Stream 7

Table 43. DMA2 request mapping

Peripheral requests	Stream 0	Stream 1	Stream 2	Stream 3	Stream 4	Stream 5	Stream 6	Stream 7
Channel 0	ADC1	SAI1_A ⁽¹⁾	TIM8_CH1 TIM8_CH2 TIM8_CH3	SAI1_A ⁽¹⁾	ADC1	SAI1_B ⁽¹⁾	TIM1_CH1 TIM1_CH2 TIM1_CH3	-
Channel 1	-	DCMI	ADC2	ADC2	SAI1_B ⁽¹⁾	SPI6_TX ⁽¹⁾	SPI6_RX ⁽¹⁾	DCMI
Channel 2	ADC3	ADC3	-	SPI5_RX ⁽¹⁾	SPI5_TX ⁽¹⁾	CRYP_OUT	CRYP_IN	HASH_IN
Channel 3	SPI1_RX	-	SPI1_RX	SPI1_TX	-	SPI1_TX	-	-
Channel 4	SPI4_RX ⁽¹⁾	SPI4_TX ⁽¹⁾	USART1_RX	SDIO	-	USART1_RX	SDIO	USART1_TX
Channel 5	-	USART6_RX	USART6_RX	SPI4_RX ⁽¹⁾	SPI4_TX ⁽¹⁾	-	USART6_TX	USART6_TX
Channel 6	TIM1_TRIG	TIM1_CH1	TIM1_CH2	TIM1_CH1	TIM1_CH4 TIM1_TRIG TIM1_COM	TIM1_UP	TIM1_CH3	-
Channel 7	-	TIM8_UP	TIM8_CH1	TIM8_CH2	TIM8_CH3	SPI5_RX ⁽¹⁾	SPI5_TX ⁽¹⁾	TIM8_CH4 TIM8_TRIG TIM8_COM

- LL_AHB1_GRP1_EnableClock (LL_AHB1_GRP1_PERIPH_DMA2);

DMA felkonfigurálása

- DMA2, Channel 4, Stream 7, adathossz, memória cím, és inkrement beállítása UART1->DR a cél cím.

```
LL_DMA_InitTypeDef DMA_InitStruct;
```

```
DMA_InitStruct.Channel = LL_DMA_CHANNEL_4;  
DMA_InitStruct.Direction = LL_DMA_DIRECTION_MEMORY_TO_PERIPH;  
DMA_InitStruct.FIFOMode = LL_DMA_FIFOMODE_DISABLE;  
DMA_InitStruct.MemBurst = LL_DMA_MBURST_SINGLE;  
DMA_InitStruct.MemoryOrM2MDstAddress = (uint32_t)buffer;  
DMA_InitStruct.MemoryOrM2MDstDataSize = LL_DMA_MDATAALIGN_BYTE;  
DMA_InitStruct.MemoryOrM2MDstIncMode = LL_DMA_MEMORY_INCREMENT;  
DMA_InitStruct.Mode = LL_DMA_MODE_NORMAL;  
DMA_InitStruct.NbData = strlen(buffer);  
DMA_InitStruct.PeriphBurst = LL_DMA_PBURST_SINGLE;  
DMA_InitStruct.PeriphOrM2MSrcAddress = (uint32_t)&(USART1->DR);  
DMA_InitStruct.PeriphOrM2MSrcDataSize = LL_DMA_PDATAALIGN_BYTE;  
DMA_InitStruct.PeriphOrM2MSrcIncMode = LL_DMA_PERIPH_NOINCREMENT;  
DMA_InitStruct.Priority = LL_DMA_PRIORITY_LOW;
```

```
LL_DMA_Init (DMA2,LL_DMA_STREAM_7, &DMA_InitStruct);
```


DMA Elindítása

- A felkonfigurált átvitelt el is kell indítani

```
LL_DMA_EnableStream (DMA2, LL_DMA_STREAM_7);
```