Xilinx MPSoC alapú design terheléses tesztelése (Flex)

Tanszéki konzulens: 
A munkatárs fényképe
mesteroktató
Szoba: IE336
Tel.:
+36 1 463-2066
Email: szanto (*) mit * bme * hu

A kiírás adatai

A téma státusza: 
Aktív (aktuális, lehet rá jelentkezni)
Kiírás éve: 
2021
A kiírás jellege: 
önálló labor, szakdolgozat/diplomaterv

Az FPGA-t tartalmazó rendszerek egyik kritikus pontja a megfelelő tápellátás megtervezése, hiszen a nyomtatott áramkör tervezésének pillanatában ritkán ismert a majdani FPGA konfiguráció tényleges fogyasztása. Számos esetben célszerű a worst-case esetre tervezni, amihez szükség van egy olyan konfigurációra, amely képes az FPGA logika maximális terhelésére.

A feladat célja ennek megfelelően egy olyan skálázható, viszonylag finom granularitással engedélyezhető hardver architektúra kifejlesztése, amely képes az FPGA-ban található erőforrásokat (LUT, FF, BRAM, DSP) minél nagyobb mértékben kihasználni, és így az FPGA logika áramfelvételét maximalizálni. A cél egy egyszerűen használható, szinézis időben konfigurálható IP blokk kifejlesztése.

A témát választó hallgató ösztöndíjban részesül a témát kiíró Flex Magyarország részéről.

© 2010-2021 BME MIT | Hibajelentés | Használati útmutató