FPGA alapú Ethernet csomagszűrő koprocesszor megvalósítása

Tanszéki konzulens: 
A munkatárs fényképe
mestertanár
Szoba: IE336
Tel.:
+36 1 463-2066
Email: szanto (*) mit * bme * hu

A kiírás adatai

A téma státusza: 
Korábbi (jelenleg nem aktív, de látszik)
Kiírás éve: 
2017
A kiírás jellege: 
önálló labor, szakdolgozat/diplomaterv

A feladat célja nagy sebességű Ethernet csomagok (1G, 10G) feldolgozására, szűrésére alkalmas hardver feldolgozó egység tervezése.

A feladat lépései:

  • Ethernet szabvány megismerése
  • MAC réteg feladatainak megismerése, tipikus Ethernet MAC funkciói (NXP TSEC)
  • Kis késleltetésű 1G MAC megvalósítása
  • Egyszerű csomagszűrő tervezése (MAC után vagy azzal párhuzamosan)
  • Komplex, programozható csomagszűrő tervezése
  • 10G rendszer kialakítása

A feladatot nagy teljesítményű Xilinx fejlesztői kártyán kell megvalósítani.

Kapcsolódó tantárgyak: 
Logikai tervezés
© 2010-2019 BME MIT | Hibajelentés | Használati útmutató