Újrafordítás nélküli FPGA debug módszerek (Ericsson)

Tanszéki konzulens: 
A doktorandusz fényképe
PhD student
Szoba: IE 335

A kiírás adatai

A téma státusza: 
Korábbi (jelenleg nem aktív, de látszik)
Kiírás éve: 
2014
A kiírás jellege: 
önálló labor, szakdolgozat/diplomaterv

FPGA tervekben történő hibakereséskor nehézséget okozhat, hogy a debug periféria (például ChipScope, SignalTap) elhelyezése megváltoztatja az időzítéseket, ezáltal megszüntetve a hibát. Emellett egy nagy FPGA terv újraszintetizálása és place and route-olása sok időbe telik. A hallgató feladata a place and route utáni módosítási lehetőségek megismerése és ezek alapján egy hibakeresési módszer kidolgozása.

© 2010-2019 BME MIT