A

BME Méréstechnika és Információs Rendszerek Tanszék

meghirdeti a

„River Raid”

FPGA HW tervezői versenyt

Az FPGA HW tervezői verseny témája 2016-ban is a korai sikeres videojátékok egyike. A játék az eredetileg ATARI gépekre megjelent „River Raid”, amely egyszerű grafikai igényeivel, vezérelhetőségével kiemelkedik a szokásos játékok közül.

A tervezési feladat

A több platformra megjelent River Raid játék megtervezése, közvetlen hardver megoldással (tehát nem használva szoft processzort az FPGA-ban a játékmenet futtatására) a LOGSYS Spartan3E vagy Spartan6 FPGA fejlesztői kártyán, felhasználva a LOGSYS VGA, PS/2 és hangszóró modult. A fejlesztéshez szükséges speciális HW eszközöket a pályázók számára a MIT tanszék biztosítja, a további esetlegesen szükséges komponensek (VGA monitor, PS/2 billentyűzet és/vagy egér) beszerzése a pályázók feladata.  A tervezéshez szükséges ISE WebPACK 14.7 (free) fejlesztési környezet a Xilinx cég honlapjáról vagy a tanszéki honlapról letölthető.

A feladatkiírás részletei

A megvalósítás a https://en.wikipedia.org/wiki/River_Raid weboldal Gameplay fejezete szerint ismertetett játékszabályok szerint történjen, a könnyebb összehasonlíthatóság érdekében. Az alapvető cél az eredeti ATARI-s verzió implementálása (https://www.youtube.com/watch?v=pmPjsBDN9Xw), de természetesen a grafika tetszőleges mértékben javítható akár a PC-s verzió (https://www.youtube.com/watch?v=CGVx4HJ5SLs) szintjére, akár tovább.

Általános jellemzők

A VGA monitor felbontása a szabványos értékek közül tetszőlegesen választható. A felhasználói kezelőfelület jellemzően billentyűzet, de lehet inkrementális jeladó, esetleg a fejlesztőkártya nyomógombjai. A játék tartalmazhat akusztikus visszajelzést, zenei hátteret.

A hardver terv tetszőleges formában elkészíthető, HDL, kapcsolási rajz, más magas szintű leírás. A pályázat tartalmazza a tervet megvalósító projekt rövid szöveges technikai dokumentációját, maximum 10 oldal terjedelemben és a megoldást ismertető 6 diából álló PPT bemutatót. A dokumentáció a rendszer blokkvázlatát, a fontosabb egységek rövid leírását és az értékelési kritériumnak megfelelő számszerű paramétereket tartalmazza. A diabemutató az előzetes értékelés alapján kiválasztott legjobb 5 pályázó munkájának bemutatásához szükséges. 

Értékelési kritériumok

Az értékelés alapja a terv műszaki paraméterei (50%), játék használhatósága (30%), és a bemutató színvonala (20%). A terv műszaki paraméterei között a legfontosabb kritérium a rendszertechnika logikus, szép felépítése, funkcionalitáshoz mért FPGA logikai erőforrásigények mértéke (LUT, FF, BRAM, stb.).

Résztvevők

2 fős hallgatói csapatok a BME VIK tetszőleges évfolyamáról, szakáról

Nevezés, fejlesztőeszközök igénylése:

• Dr. Fehér Béla egyetemi docens, feher@mit.bme.hu,
• Szántó Péter egyetemi tanársegéd, szanto@mit.bme.hu

Határidő, pályázat beadása

A pályázatokat 2016. június 26., 14.00-ig kell beküldeni elektronikus formában, a nevezésnél megadott címre. Az előzetes értékelés alapján kiválasztott legjobb 5 pályaművet a nevező csapatok 2016. június 27-én 15.00-16.00 óráig mutathatják be a Méréstechnika és Információs Rendszerek Tanszék FPGA laboratóriumában, az I. épület IE321-es teremben. A PPT diák bemutatására 10-10 perc áll rendelkezésre, ezután a zsűri működés közben ellenőrzi a játékok használati élményét. Eredményhirdetés 17 órakor, a zsűri rövid tanácskozása után. 

Díjazás

A verseny helyezettjeinek a verseny szponzorai a következő díjakat ajánlják fel:

• A nyertes csapat díja 2 db AVNET Arty fejlesztőkártya Xilinx Artix-7 FPGA-val.
  Szponzor: AVNET Silica Kft.

• Második helyezett csapat díja 2 db LOGSYS Spartan-6 LX9 fejlesztőkártya.
  Szponzor: ERICSSON Magyarország Kft. HW Laboratórium  

• Harmadik helyezett díja 2 db LOGSYS SP3E250 fejlesztőkártya
  Szponzor: Schnell László Műszer és Méréstechnika Alapítvány

A díjak átadására a bemutatók után kerül sor.